Sistema FEC che utilizza un complesso alfabeto ITA-2,a 7 elementi interlacciati con controllo di parità. I bit che contengono i dati, e i bit di parità sono interlacciati, e dato l'ampio interlacciamento dei bit per il controllo di parità l'uscita dei dati decodificati non avverrà immediatamente, poiché la correzione d'errore effettuata dai bit di parità viene analizzata nello stesso modo in cui vengono analizzati i caratteri, quindi fate attenzione e restate in attesa anche dopo che la stazione sarà ritornata in IDLE. Utilizzato da due o più stazioni sulla medesima frequenza, la trasmissione avviene in modo FEC. Velocità tipiche 96, 144, 192 baud, shift 400, 850 Hz.
FEC-A / FEC100A
FEC system using complex interleaved 7 element ITA-2 alphabet with Parity check. Information bits and parity bits are interleaved. Two or more stations on the same frequency. Due to extensive interleaving of parity check bits, output will not occur immediately. Likewise, even though station will be heard to return to idle mode at end of traffic, output will continue for a short period. This is because the error correction parity bits as well as the character sent are analyzed.
