ARQ Simplex Sincrono. Utilizza 7 bit per la correzione dell'errore, e l'alfabeto ITA 3, con 1 bit aggiuntivo per il controllo di parità. Utilizzato da due stazioni sulla stessa frequenza. Ogni ciclo di numeri dispari ha tutti i bit invertiti i tempi dei cicli di ripetizione per la lunghezza di 3,4,5,6, e 7 caratteri sono i seguenti:
420 msc.: 3 cor. per 7 bit = 210 msc. seguiti da 210 msc. di pausa
560 msc.: 4 cor. per 7 bit = 280 msc. seguiti da 280 msc. di pausa
700 msc.: 5 cor. per 7 bit = 350 msc. seguiti da 350 msc. di pausa
840 msc.: 6 cor. per 7 bit = 420 msc. seguiti da 420 msc. di pausa
980 msc.: 7 cor. per 7 bit = 490 msc. seguiti da 490 msc. di pausa
ARQ-S / ARQ 1000 S
Synchronous Simplex ARQ using the 7 bit error correcting ITA 3 alphabet with the addition of 1 bit for parity-check. Two stations use the same frequency, working as ISS (transmitting) and IRS (receiving) stations. This module does not auto-detect the character cycle rate, you must choose the correct one yourself. Every odd numbered cycle has all bits inverted. Repetition cycle timings for block lengths of 3, 4, 5, 6 or 7 characters are as follows,
Total block time Characters Tx time Rx time
420 msec 3x7 bit characters 210 msec 210 msec
560 msec 4x7 bit characters 280 msec 280 msec
700 msec 5x7 bit characters 350 msec 350 msec
840 msec 6x7 bit characters 420 msec 420 msec
980 msec 7x7 bit characters 490 msec 490 msec
